2D半導(dǎo)體爭(zhēng)奪戰(zhàn)打響，又一種新型晶體管亮相

2D半導(dǎo)體爭(zhēng)奪戰(zhàn)打響，又一種新型晶體管亮相

我們知道，數(shù)以百萬(wàn)計(jì)的晶體管排列在每一個(gè)現(xiàn)代集成電路或微芯片的表面上，而這些晶體管本身的制造數(shù)量驚人，數(shù)據(jù)顯示，僅在 2020 年就大約 1 萬(wàn)億個(gè)。這些晶體管都有一個(gè)共同特征，那就是它們都是由業(yè)界最喜歡的半導(dǎo)體材料硅制成。

具體使用過(guò)程中，是通過(guò)調(diào)節(jié)微芯片內(nèi)的電流流動(dòng)，微型晶體管有效地充當(dāng)納米級(jí)開(kāi)關(guān)，這對(duì)于作為數(shù)字技術(shù)的 1 和 0 寫(xiě)入、讀取和存儲(chǔ)數(shù)據(jù)至關(guān)重要。

但是，硅基微芯片已接近其實(shí)際極限。這些限制讓半導(dǎo)體行業(yè)調(diào)查并資助每一個(gè)有希望的替代方案。

“傳統(tǒng)的集成電路正面臨著一些嚴(yán)重的問(wèn)題，它可以縮小多少是有限度的。我們基本上已經(jīng)下降到我們所說(shuō)的 25 個(gè)或更少硅原子寬的范圍。與此同時(shí)，集成電路上的每個(gè)設(shè)備都會(huì)產(chǎn)生熱量，因此您也無(wú)法再帶走足夠的熱量來(lái)使所有設(shè)備正常工作。”

“那就意味著，如果可以的話，你需要一種不同于硅晶體管的東西，這樣你就可以大大降低功耗?！?/span>

典型的硅基晶體管源極、漏極和柵極組成。其中源極和漏極用作電子流過(guò)電路的起點(diǎn)和終點(diǎn)。在該通道上方是柵極。在柵極和源極之間施加電壓可以決定電流以低電阻還是高電阻流動(dòng)，從而使其分別編碼為 1 或 0 的電子電荷的累積或缺失。

但是隨機(jī)存取存儲(chǔ)器——大多數(shù)計(jì)算機(jī)應(yīng)用程序所依賴的形式——需要持續(xù)的電源來(lái)維持這些二進(jìn)制狀態(tài)。

因此，來(lái)自美國(guó)的一個(gè)團(tuán)隊(duì)不再將電荷作為其方法的基礎(chǔ)，而是轉(zhuǎn)向自旋：一種與磁性相關(guān)的電子特性，可以向上或向下指向并且可以像電荷一樣讀取為 1 或 0。

按照?qǐng)F(tuán)隊(duì)介紹，流經(jīng)石墨烯（一種只有一個(gè)原子厚的超堅(jiān)固材料）的電子可以在相對(duì)較長(zhǎng)的距離內(nèi)保持其初始自旋方向——這是展示基于自旋電子的晶體管潛力的吸引人的特性。實(shí)際上控制這些自旋的方向，使用比傳統(tǒng)晶體管少得多的功率，是一個(gè)更具挑戰(zhàn)性的前景。

為此，研究人員需要用合適的材料在石墨烯上做沉底。幸運(yùn)的是，該團(tuán)隊(duì)也已經(jīng)花費(fèi)了數(shù)年時(shí)間來(lái)研究和修改這種材料——氧化鉻（chromium oxide ）。因?yàn)檠趸t是磁電的，所以其表面原子的自旋可以通過(guò)施加少量的臨時(shí)能量吸收電壓從上到下翻轉(zhuǎn)。

當(dāng)施加正電壓時(shí)，底層氧化鉻的自旋指向上方，驅(qū)使石墨烯電流的自旋方向向左偏，并在此過(guò)程中產(chǎn)生可檢測(cè)的信號(hào)。反之，負(fù)電壓會(huì)使氧化鉻的自旋向下翻轉(zhuǎn)，石墨烯電流的自旋方向向右翻轉(zhuǎn)，并產(chǎn)生一個(gè)與另一個(gè)明顯可區(qū)分的信號(hào)。

“現(xiàn)在你開(kāi)始獲得非常好的保真度（在信號(hào)中），因?yàn)槿绻阍谠O(shè)備的一側(cè)，并且你已經(jīng)施加了電壓，那么電流就會(huì)這樣流動(dòng)。你可以說(shuō)那是'開(kāi)啟'，”該團(tuán)隊(duì)說(shuō)?！暗绻嬖V當(dāng)前的方向走另一條路，那顯然是'關(guān)閉'。

“這可能會(huì)以極少的能源成本為您帶來(lái)巨大的保真度。你所做的只是施加電壓，然后它就翻轉(zhuǎn)了。”

團(tuán)隊(duì)成員表示，現(xiàn)實(shí)中存在許多石墨烯的替代品，它們共享其單原子厚度，但也擁有更適合磁電晶體管的特性。他說(shuō)，與其他 2D 候選材料疊加氧化鉻的競(jìng)賽已經(jīng)開(kāi)始。因?yàn)槊總€(gè)人都會(huì)有自己喜歡的 2D 材料，他們會(huì)嘗試一下。

“現(xiàn)在每個(gè)人都可以參與其中，弄清楚如何讓晶體管變得真正優(yōu)秀和具有競(jìng)爭(zhēng)力，并確實(shí)超越硅?！痹搱F(tuán)隊(duì)成員表示

他們同時(shí)指出，到達(dá)那個(gè)點(diǎn)是一段漫長(zhǎng)的旅程，但他們?nèi)〉昧司薮蟮倪M(jìn)步”。

他們指出，人們意識(shí)到磁電材料可以證明是一種可行的方法。氧化鉻的鑒別。對(duì)它的修改，既是為了用電壓而不是耗電的磁性來(lái)控制它的自旋，也是為了確保它在高于室溫的情況下運(yùn)行。

“這里沒(méi)有愛(ài)迪生式的時(shí)刻。你有點(diǎn)知道你要去哪里，但這需要一段時(shí)間，”他們說(shuō)。“有很多技術(shù)問(wèn)題需要解決。這是一個(gè)艱難的過(guò)程，它看起來(lái)并不漂亮。

該團(tuán)隊(duì)得到了美國(guó)國(guó)家科學(xué)基金會(huì)既定的刺激競(jìng)爭(zhēng)研究計(jì)劃的支持，該計(jì)劃資助了內(nèi)布拉斯加州 2000 萬(wàn)美元的新興量子材料和技術(shù)合作，以及來(lái)自半導(dǎo)體研究公司的支持。

替代硅，2D半導(dǎo)體越來(lái)越近

在尋求保持摩爾定律繼續(xù)生效的過(guò)程中，您可能會(huì)想要進(jìn)一步縮小晶體管，直到最小的部分只有一個(gè)原子厚。但不幸的是，這不適用于硅，因?yàn)樗陌雽?dǎo)體特性需要第三維。但是有一類材料可以充當(dāng)半導(dǎo)體，即使它們是二維的。一些最大的芯片公司和研究機(jī)構(gòu)的新結(jié)果表明，一旦達(dá)到硅的極限，這些 2D 半導(dǎo)體可能是一條很好的前進(jìn)道路。 

本周在舊金山舉行的 IEEE 國(guó)際電子設(shè)備會(huì)議上，英特爾、斯坦福和臺(tái)積電的研究人員針對(duì)制造 2D 晶體管最棘手的障礙之一提出了單獨(dú)的解決方案：半導(dǎo)體相遇處的電阻尖峰金屬觸點(diǎn)（sharp spikes of resistance at the places where the semiconductor meets metal contacts）。與此同時(shí)，imec 的工程師展示了他們?nèi)绾螢檫@些新型材料的商業(yè)級(jí)制造掃清道路，并展示了未來(lái)二維晶體管可能有多小。北京和武漢的研究人員也構(gòu)建了最先進(jìn)類型的硅器件的二維等效物。

“硅已經(jīng)達(dá)到極限，”斯坦福大學(xué)電氣工程教授Krishna Saraswat說(shuō) ?！叭藗兟暦Q摩爾定律已經(jīng)結(jié)束，但在我看來(lái)情況并非如此。摩爾定律可以通過(guò)進(jìn)入第三維來(lái)繼續(xù)?！?為此，你需要二維半導(dǎo)體或類似的東西，Saraswat說(shuō)，他與斯坦福大學(xué)教授Eric Pop和臺(tái)積電的H.-S.?Philip Wong在 3D 芯片上做研究。由于它們有可能縮小到小尺寸和相對(duì)較低的處理溫度，二維半導(dǎo)體可以構(gòu)建在多層中。

二維半導(dǎo)體屬于一類稱為過(guò)渡金屬二硫?qū)倩锏牟牧?。其中，研究得最好的是二硫化鉬（molybdenum disulfide）。另一個(gè)這樣的2D材料是二硫化鎢（ tungsten disulfide），它擁有比MoS2更快的速度。但在英特爾的實(shí)驗(yàn)中，MoS 2的設(shè)備是更優(yōu)越的。

或許二維半導(dǎo)體面臨的最大障礙是與它們建立低電阻連接。這個(gè)問(wèn)題被稱為“Fermi-level pinning”，這意味著金屬觸點(diǎn)和半導(dǎo)體的電子能量之間的不匹配會(huì)對(duì)電流產(chǎn)生高阻勢(shì)壘。這種肖特基勢(shì)壘的產(chǎn)生的原因是因?yàn)榻缑娓浇碾娮恿魅氲湍芰坎牧?，留下一個(gè)電荷耗盡的區(qū)域來(lái)抵抗電流?，F(xiàn)在的目標(biāo)是使該區(qū)域變得微不足道，讓電子可以毫不費(fèi)力地穿過(guò)它。

Saraswat 的學(xué)生Aravindh Kumar在 IEDM 上提出了一個(gè)解決方案。在之前的研究中，金是與 MoS2 形成晶體管的首選觸點(diǎn)。但是沉積金和其他高熔點(diǎn)金屬會(huì)損壞二硫化鉬，使屏障問(wèn)題變得更糟。因此，Kumar 試驗(yàn)了熔點(diǎn)在數(shù)百攝氏度以下的銦和錫。

圖片

沉積黃金會(huì)破壞二維半導(dǎo)體。但銦和錫不會(huì)造成損害。

但這些值太低，以至于這些金屬會(huì)在芯片加工和封裝過(guò)程的后期熔化，這會(huì)使芯片暴露在 300-500 攝氏度的溫度下。更糟糕的是，金屬在加工過(guò)程中會(huì)氧化。在試圖解決后一個(gè)問(wèn)題的同時(shí)，Kumar 修復(fù)了前者。答案是將低熔點(diǎn)金屬與金合金化。銦或錫首先沉積在 MoS 2 上，保護(hù)半導(dǎo)體，然后用金覆蓋以遠(yuǎn)離氧氣。該過(guò)程產(chǎn)生了具有 270 歐姆-微米電阻的錫金合金和具有 190 歐姆-微米電阻的銦金合金。并且這兩種合金都應(yīng)該在至少 450 攝氏度下保持穩(wěn)定。

臺(tái)積電和英特爾這兩個(gè)晶圓制造競(jìng)爭(zhēng)對(duì)手則分別找到了不同的解決方案——銻。臺(tái)積電企業(yè)研究部低維研究經(jīng)理 Han Wang 解釋說(shuō)，這個(gè)想法是通過(guò)使用半金屬作為觸點(diǎn)材料來(lái)降低半導(dǎo)體和觸點(diǎn)之間的能壘。半金屬（Semimetals：例如銻）就像它們位于金屬和半導(dǎo)體之間的邊界并且具有零帶隙的材料。由此產(chǎn)生的肖特基勢(shì)壘非常低，這就使得臺(tái)積電和英特爾設(shè)備的電阻都很低。

臺(tái)積電此前曾與另一種半金屬鉍合作。但它的熔點(diǎn)太低。曾與斯坦福大學(xué)的 Wong 合作過(guò)的 Wang 說(shuō)，銻更好的熱穩(wěn)定性意味著它將與現(xiàn)有的芯片制造工藝更兼容，從而產(chǎn)生更持久的設(shè)備，并在芯片制造工藝的后期提供更大的靈活性。臺(tái)積電首席科學(xué)家。

imec探索邏輯項(xiàng)目經(jīng)理Inge Asselberghs表示，除了制造更好的設(shè)備外，imec 的研究人員還對(duì)尋找在商用 300 毫米硅晶圓上集成 2D 半導(dǎo)體的途徑感興趣。使用 300 毫米晶圓，imec 探索 2D 設(shè)備最終可能會(huì)變得多小。研究人員使用二硫化鎢作為半導(dǎo)體，形成了雙柵極晶體管，其中 WS 2夾在控制電流流過(guò)的頂部和底部電極之間。通過(guò)使用圖案化技巧，他們?cè)O(shè)法將頂柵縮小到 5 納米以下。該特定設(shè)備的性能并不是特別好，但研究指出了改進(jìn)它的方法。

另外，在本周晚些時(shí)候公布的研究中，imec 將展示 300 毫米兼容工藝優(yōu)化步驟，以通過(guò)包括鋁酸釓?qiáng)A層（gadolinium aluminate interlaye）等來(lái)改善 MoS 2晶體管特性。

圖片

Imec制造了柵極長(zhǎng)度小于5納米的二硫化鎢晶體管。

雖然像imec這樣的雙門器件是二維研究的標(biāo)準(zhǔn)，但北京大學(xué)和武漢國(guó)家強(qiáng)磁場(chǎng)中心（Wuhan National High Magnetic Field Center）的工程師更進(jìn)一步。今天的硅邏輯晶體管（稱為 FinFET）具有一種結(jié)構(gòu)，其中電流流過(guò)硅的垂直鰭片，并由覆蓋在鰭片三側(cè)上的柵極控制。但是，為了繼續(xù)縮小設(shè)備的尺寸，同時(shí)仍然驅(qū)動(dòng)足夠的電流通過(guò)它們，領(lǐng)先的芯片制造商正在轉(zhuǎn)向納米片設(shè)備。在這些中，半導(dǎo)體帶堆疊起來(lái)；每個(gè)四面都被大門包圍。由Yanqing Wu領(lǐng)導(dǎo)的北京研究人員 使用兩層 MoS 2模擬了這種結(jié)構(gòu). 事實(shí)證明，該設(shè)備不僅僅是其各部分的總和：與其單層設(shè)備相比，2D 納米片的跨導(dǎo)要好于兩倍以上，這意味著對(duì)于給定的電壓，它驅(qū)動(dòng)的電流是兩倍多。

英特爾模擬了堆疊式二維設(shè)備的更極端版本。它的研究人員使用六層 MoS 2和只有 5 納米的柵極長(zhǎng)度，而不是北京設(shè)備的兩層和 100 納米。與具有相同垂直高度和 15 納米柵極長(zhǎng)度的模擬硅器件相比，二維器件封裝了兩個(gè)更多的納米片并且性能更好。盡管電子通過(guò) MoS 2 的速度比通過(guò)硅的速度要慢，并且接觸電阻要高得多，但所有這一切都是如此。

隨后，Wu和同事又朝著模仿硅器件制造商的近期計(jì)劃邁出了一步。根據(jù)定義，CMOS 芯片由成對(duì)的 N-MOS 和 P-MOS 器件組成。作為將更多設(shè)備塞入同一硅片區(qū)域的一種方式，芯片制造商希望將這兩種類型的設(shè)備堆疊在一起，而不是并排排列。英特爾在去年的 IEDM 上展示了這種稱為互補(bǔ) FET (CFET)的硅器件 。Wu 的團(tuán)隊(duì)通過(guò)用二硒化鎢替換堆疊器件中的 MoS 2層之一來(lái)嘗試相同的方法。然后，通過(guò)修改源極和漏極之間的連接，2D CFET 變成了一個(gè)反相器電路，其占位面積與單個(gè)晶體管基本相同。

在二維半導(dǎo)體在大規(guī)模制造中獲得一席之地之前，顯然還有很多工作要做，但隨著接觸電阻的進(jìn)展和新實(shí)驗(yàn)顯示的潛力，研究人員充滿希望。

聲明：本文版權(quán)歸原作者所有，轉(zhuǎn)發(fā)僅為更大范圍傳播，若有異議請(qǐng)聯(lián)系我們修改或刪除：zhangkai@cgbtek.com